Lab3

本次实验内容为乘除法器。

在 Lab1 中我们实现了一个包含简单算术以及逻辑运算的 ALU，它们在一个周期内就可以得到运算结果（一个组合电路部件）。本实验中我们将实现多周期才能完成的运算乘法与除法（尤其是除法）对应的运算部件。

需要注意的是，我们对乘法器的基本要求是实现有符号、无溢出判断；对除法器的基本要求是无符号、无溢出判断、有除零异常判断。

本实验需要提交实验报告（Lab0-3 合成一份提交）

本实验需要验收

提交实验报告时，你需要附上部分源代码，请注意按照格式更改文件名：

src_0_3_3210101145_王某某.zip/ # 用一个zip打包源代码
├── Lab1
├── Lab2
└── Lab3
    ├── divider.v # 除法器，如果你实现了多种，可以编号 divider_0 等
    └── multiplier.v # 乘法器，如果实现多种同上编号

report_0_3_3210101145_王某某.pdf # 你的实验报告，Lab0-3合成一份，注意提交PDF格式