Lab4

本次实验需要完成单周期 CPU，实现 RISC-V 32I 指令集的所有指令，如果你对指令不熟悉，可以查看 RISC-V 手册或速查表。

实验分为四个小实验，4-0 使用提供的 DataPath 和 CtrlUnit 的 IP 核组成 SCPU，4-1 与 4-2 分别自行实现 CtrlUnit 与 DataPath 并组成 SCPU，4-3 在之前实验的基础上拓展以实现 RISC-V 32I 中的所有指令（除 ecall, ebreak），4-4 在 4-3 的基础上实现简单的中断处理。

提交实验报告时，你需要附上源代码。

src_4_3210101145_王某某.zip/ # 用一个zip打包源代码
├── Lab4_0
├── Lab4_1_2
├── Lab4_3
└── Lab4_4    # 以上文件夹为每个实验的工程文件，包括你所使用的 IP 仓库，请不要遗漏

# 上下为**两个**压缩包
check_4_3210101145_王某某.zip    # TA 将进行测试，请将以下文件单独压缩
├── ImmGen.v
└── SCPU_ctrl

report_4_3210101145_王某某.pdf # 你的实验报告，Lab4 所有实验合成一份，注意提交PDF格式

Lab4-0

使用提供的 IP 核组成 SCPU，参考附件完成即可。

组成 SCPU 后，将 Lab2 工程中的 SCPU IP Core 更改为本实验得到的 SCPU，并使用之前实验的 Fibonacci 列进行简单测试。

本节实验不需要验收，但需要实验报告。